（原标题：一种新式RISC-V架构，引颈角落AI）

要是您但愿不错时时碰头，迎接标星储藏哦~

开头：本色由半导体行业不雅察（ID：icbank）编译自allaboutcircuits，谢谢。

Red Semiconductor 晓示推出适用于 RISC-V 的多功能内在结构化谋略 (VISC) 架构。VISC 是 RISC-V IP 的推广，可加快复杂算法并添加并行处分以矫正角落谋略中的 AI 操作。

Red Semiconductor首席实践官詹姆斯·刘易斯。

RISC-V 的重大价值点之一是圭臬内可能的定制量。Red Semiconductor 愚弄这小数开导了可授权的高性能架构。VISC 领导集架构 (ISA) 为开源 RISC-V 添加了角落 AI、自主性和加密功能。该代码针对 FPGA 和 ASIC SoC 进行了优化。

什么是 VISC？

VISC是内置于 RISC-V 处分器芯片内的矢量处分引擎。它发祥于开源 Libre-SOC。Libra-SOC 旨在将复杂的算法（精深为 GPU 保留）引入微摈弃器和基于 CPU 的微型确立。Red Semiconductor 在 Libra-SOC 和开源 CPU RISC-V 架构上构建了 VISC。收尾是一个与 RISC-V 兼容并具有矢量 AI 处分推广的 CPU 内核。

Red Semiconductor 宣称，与其他微型系统/高谋略需求处分确立比较，VISC 的性能更高，功耗更低。它通过使用硬件元件将算法解构为针对并行处分而优化的块来进步性能。

VISC 的上风

据称，VISC RISC-V 处分器可将精深用于东谈主工智能和机器学习以偏执他高度复杂的数学运算（如密码学和编解码器）的算法成果进步高达 100 倍。它依靠单发出多重实践架构和内存高效的 64 x 128 深字节可拜谒寄存器来缩小功耗。该系统将算法剖析为不错并行实践的更小的部分，而不会出现并行处分中时时出现的同步问题。通过这么作念，大型谋略不错耗尽更少的时刻并消耗更少的电量。

FPGA 和 ASIC 中的 VISC

开导东谈主员将 CPU 内核添加到 FPGA 和 ASIC 芯片中照旧有一段时刻了，其中 Arm 内核是最受迎接的内核之一。可是，依赖 Arm 的 FPGA 和 ASIC 开导东谈主员却受到 Arm 家具发布速率的影响。由于 RISC-V 是开源的且相宜性强，因此关于念念要更快地激动 SoC 家具的开导东谈主员来说，它是一种流行的替代有谈判。跟着东谈主工智能席卷环球，FPGA 和 ASIC 确立开导东谈主员照旧迫不足待，这即是 Red Semiconductor 的用武之地。

Red Semiconductor 于 2021 年推出，紧随 RISC-V 和 AI 潮水。在 ChipStart 英国孵化器的因循下，Red Semiconductor 独创东谈主看到了 FPGA 和 ASIC 开导东谈主员对角落 AI 谋略以及更天简直 AI 选项日益增长的需求。VISC 即是他们的谜底。

Red Semiconductor和环球谋略挑战。

VISC 为需要 RISC 性能和天真性的 FPGA 和 ASIC 带来了加快的 AI 功能。行为 IP 联想，它既不错用作添加到 FPGA 建树中的软处分器内核，也不错用作 ASIC 中的硬硅。行为 RISC-V 的增强，VISC 为 FPGA、ASIC 和 SoC 鸿沟带来了优化的东谈主工智能和重型数学谋略功能。

VISC 走向试验全国

要是说 2023 年是基于云的生成东谈主工智能年，那么 2024 年将是角落东谈主工智能年。可是，该时刻需要而已确立提供更多电量。汽车、智高手机、医疗确立、工业摈弃和其他现场家具需要处分、发挥、作念出决策和选拔行动，而无需花时刻将数据路由到云霄或从云霄路由数据。

VISC 为开导东谈主员提供了将高度 AI 优化的 RISC-V 添加到其角落确立的选项，同期在功耗和老本预算上保握保守。

英文原文

https://www.allaboutcircuits.com/news/visc-new-coprocessing-riscv-architecture-ai-efficiency/

点这里加珍视，锁定更多原创本色

*免责声明：本文由作家原创。著作本色系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或因循，要是有任何异议，迎接关系半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3735期本色，迎接珍视。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的本色就点“在看”共享给小伙伴哦